문서 ID: 000086935 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-10-31

경고: 최대 팬아웃 할당 무시

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime 소프트웨어 Pro 버전 18.1에서 Stratix® 10 EMIF IP 예제 설계를 컴파일할 때 아래와 유사한 경고가 표시될 수 있습니다.

    경고: 노드 "ed_synth_inst|dut|dut|arch|arch_inst|hmc_avl_if_inst|amm.ready_0_hyper_regs.amm_ready_0_r1~SynDup"에 대한 최대 팬아웃 로직 옵션을 무시했습니다.

    amm_ready_0_r1~SynDup 신호의 계층 경로는 주어진 설계에 따라 다를 수 있습니다.

    이 경고는 디자인 기능에 영향을 주지 않으며 무시할 수 있습니다.

    해결 방법

    이 문제는 Quartus® 버전 19.1 이상에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.