문서 ID: 000086994 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-02-08

PCI Express 시뮬레이션용 Stratix V 하드 IP가 TLP를 잘못 재전송합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    PCI Express용 Stratix V 하드 IP가 TLP를 재전송합니다. 재생 타이머가 만료되기 전에 TLP가 중복됩니다. 이 문제는 ACK 전송 지연 시간이 초과된 경우에만 발생합니다. 스트레스 중에 발생할 수 있는 PCI Express 사양 지침 테스트.

    해결 방법

    해결 방법이 없습니다. 이 문제는 버전 12.0에서 해결되었습니다. PCI Express IP 코어용 Stratix V 하드 IP입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.