문서 ID: 000087013 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-06-18

하드 프로세서 시스템을 사용하는 Cyclone V 장치의 LPDDR2 인터페이스에 대한 딥 파워 다운 문제

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이 문제는 LPDDR2 제품에 영향을 미칩니다.

    LPDDR2 인터페이스에서 Cyclone V 장치를 대상으로 하드 프로세서 시스템(HPS), APD(자동 전원이 공급되는 경우) 기능 활성화되어 있고 활동 부족, 명시적 활동으로 인해 트리거되었습니다. DPD(Deep Power Down) 모드를 입력하라는 사용자의 요청은 인식되지 않을 수 있습니다. 이 문제는 시스템이 명시적 DPD 요청을 무시하기 때문에 발생합니다. 이미 APD 트리거 DPD 모드에 있습니다.

    해결 방법

    이 문제의 해결 방법은 HPS 메모리를 확인하는 것입니다. APD 기능의 결과로 컨트롤러가 이미 DPD 모드에 있지 않습니다. 발행을 통해 메모리 컨트롤러가 APD 모드를 종료할 수 있습니다. 모든 주소에 더미 쓰기 명령.

    권장 절차는 다음과 같습니다.

    1. 딥 파워 다운 요청을 발행하십시오.
    2. 메모리 주소에 쓰기 명령을 실행합니다.

    이 문제는 해결되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.