문서 ID: 000087033 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-09-18

하드 리셋 컨트롤러 사용 시 PCIe Gen2 링크 교육 오류

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    간헐적인 PCIe Gen2 하드 IP 링크업 문제가 발생할 수 있습니다. Quartus II 버전 13.0SP1 이전 버전에서. 하드 리셋 사용 시 Gen2 네이티브 구성의 컨트롤러, Stratix V 하드 IP PCI Express MegaCore 기능의 경우 5에서 잘못 전송될 수 있습니다. 링크 교육 중 2.5Gbps 데이터 속도 대신 Gbps.

    해결 방법

    구성을 통해 사용하지 않는 Gen2 구성의 경우 프로토콜(CvP), 지식의 지침을 따르십시오 . 해결 방법을 위한 기본 솔루션. CvP Gen2 구성의 경우, mySupport에 문의하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.