문서 ID: 000087036 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-05-05

오류(209014): CONF_DONE 핀이 장치 1에서 높이 올라가지 못했습니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Stratix V ES 장치에서 구성 후 JTAG 포트 액세스 제한으로 인해 SignalTap™ II 로직 분석기를 사용하여 온칩 디버깅을 실행하는 동안 이 오류가 나타날 수 있습니다.

    해결 방법

    이 제한은 Stratix V 프로덕션 장치에서 해결됩니다. Stratix V ES 장치(PDF)에 대한 Errata 시트 및 지침을 참조하십시오.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.