문서 ID: 000087044 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-12-31

RapidIO II IP 코어 I/O 논리 레이어 슬레이브 포트에는 지속적인 쓰기 신호 어설션이 필요합니다.

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

RapidIO II IP 코어 I/O 논리 레이어 슬레이브 포트에 필요한 Avalon-MM 마스터가 신호를 주장합니다. ios_rd_wr_write 수신되는 쓰기 버스트의 전체 기간 동안 연속적으로. Avalon-MM 마스터 모듈이 신호를 디저트하는 ios_rd_wr_write 경우 RapidIO II IP 코어, IP에 쓰기 데이터를 보내는 동안 코어가 수신 데이터를 여러 전송된 데이터로 잘못 나눕니다. RapidIO 링크의 패킷.

해결 방법

이 문제에는 해결 방법이 없습니다. 모든 Avalon-MM이 있는지 확인해야 합니다. RapidIO와 통신하는 설계의 마스터 모듈 II IP 코어 I/O 논리 레이어 슬레이브 포트, 요구 사항 충족 에 대한 ios_rd_wr_write 신호를 지속적으로 주장합니다. RapidIO II IP 코어에 대한 모든 쓰기 버스트의 전체 지속 시간입니다.

이 문제는 RapidIO II IP 코어 버전 14.1에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.