문서 ID: 000087071 콘텐츠 형태: 오류 메시지 마지막 검토일: 2018-09-05

오류: tmp.alt_ehipc3_0: "이더넷 IP 레이어 선택"(ehip_mode_gui_sl_0) "MAC PCS"가 범위를 벗어난 경우: "MAC PCS RSFEC"

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus Prime Pro 소프트웨어 버전 18.0.1을 사용하고 선택 사항인 RSFEC 포함 '1~4 10GE/25GE' 또는 '100GE 또는 1~4 10GE/25GE(선택적 RSFEC 포함) 및 이더넷 인텔® FPGA IP 하드 IP용 E-tile Hard IP용 1588 PTP' 코어 변종을 선택하는 경우, 위의 오류 메시지는 '선택 이더넷 속도' 매개변수가 10G로 설정되어 있고 'RSFEC 활성화' 매개변수도 활성화되어 있는 경우 표시됩니다.

     

    이더넷 인텔® FPGA IP E-타일 하드 IP에는 10G 채널이 있는 모든 변종에 대한 RSFEC 지원이 없습니다.

    해결 방법

    성공적인 IP 생성 프로세스의 경우 이 변형이 지원되지 않으므로 사용자는 10G 이더넷 속도에서 "RSFEC 활성화" 옵션을 선택하지 않는 것이 좋습니다. 이더넷용 E-Tile Hard IP 인텔® FPGA IP 사용자 가이드(그림 1)를 참조하십시오.

    Quartus® Prime 소프트웨어 버전 18.1부터 이더넷 인텔® FPGA IP GUI용 E-타일 하드 IP는 지원되지 않는 매개변수화 조합을 방지합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Stratix® 10 TX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.