중요 문제
V GX 하드 Stratix 때 CvP 업데이트 스트레스 테스트가 실패할 수 있습니다. PCI Express IP 코어 설계용 IP에는 트랜시버도 포함되어 있습니다. 재구성 컨트롤러 IP 코어. 이 하드웨어 문제는 CvP 초기화에 영향을 미칩니다.
일부 시스템의 경우 트랜시버 재구성 제거
시스템 설계 및 Avalon 메모리 매핑 연결의 컨트롤러 IP 코어
(Avalon-MM) interface_sel
각 채널에 대한 신호 또는
PLL ~ 1'b1이 이 문제를 해결합니다. interface_sel 신호는 reconfig_to_xcvr[44]
각 채널 또는 PLL. 그러나 이 해결 방법을 사용하면
트랜시버의 6개 채널에 다른 프로토콜 할당
은행. 포괄적인 솔루션이 조사 중입니다.