문서 ID: 000087108 콘텐츠 형태: 오류 메시지 마지막 검토일: 2011-10-12

경고: altera_reset_controller.sdc(17)에서 무시된 필터: *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr는 핀과 일치할 수 없습니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    트리플 스피드 이더넷(TSE)이 포함된 Qsys 디자인의 경우 MegaCore 기능 및 Cyclone IV GX 장치 제품군인 Synopsys를 대상으로 합니다. Qsys에서 생성한 설계 제약 파일(.sdc)에는 다음 경고:

    Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

    해결 방법

    이 경고는 Cyclone IV GX 장치와 관련이 없습니다. 을 입력하고 오류가 발생합니다. 이 경고는 무시해도 됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® IV FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.