문서 ID: 000087119 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

50G Interlaken MegaCore 기능 사용자 가이드는 Arria 10TX PLL을 연결하는 데 부족한 정보를 제공합니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    50G 인터라켄 메가코어 기능에 따르면 사용자 가이드, 사용자 로직은 입력을 구동해야 합니다.tx_pll_locked 논리 및 Arria 10 100G Interlaken IP 코어에 대한 신호 pll_locked Arria 10TX의 출력 신호 PLL IP 코어. 그러나 이 정보는 불완전합니다. 입력 논리에 대한 신호와 각 신호의 역을 포함해야 합니다. TX PLL pll_cal_busy 신호.

    단일 외부 TX PLL의 경우 그림의 경우, 그림 5-3, Arria 10 PLL을 참조하여 10 100G Interlaken MegaCore를 Arria "100G Interlaken IP 마이그레이션"의 기능 연결 다이어그램 Arria Stratix V에서 Arria 10 장치" 장까지 코어 10 마이그레이션 가이드.

    해결 방법

    이 문제에는 해결 방법이 없습니다. 이 erratum의 지침에 따라 Arria 10개의 외부 TX PLL을 50G Interlaken IP 코어에 연결해야 합니다.

    이 문제는 50G Interlaken MegaCore 기능 사용자 가이드의 버전 14.1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.