문서 ID: 000087141 콘텐츠 형태: 오류 메시지 마지막 검토일: 2016-02-26

오류: 올바른 위상 이동을 지정하십시오.

환경

    인텔® Quartus® II 구독 에디션
    Avalon ALTPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

PLL 인텔® FPGA IP Stratix® V, Arria® V 및 Cyclone® V 장치와 함께 사용하고 여러 출력 클럭에 대한 위상 이동을 지정할 때 이 오류가 나타날 수 있습니다. 하나 이상의 위상 이동 설정을 달성할 수 없는 경우 IP에 이 오류가 표시될 수 있습니다. 그러나 실제 위상 이동 설정도 유효하지 않은 것으로 표시할 수도 있습니다.

해결 방법

여러 출력 클럭 주파수에 대해 원하는 것과 가능한 한 가깝게 위상 시프트 설정을 얻으려면 물리적 출력 활성화 옵션을 사용하고 M 및 N 카운터 값을 수동으로 입력하여 필요한 출력 주파수와 적절한 단계 해상도를 달성할 수 있는 VCO 주파수를 달성하십시오.

관련 자료

 

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 14 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    1

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.