문서 ID: 000087171 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-15

Stratix V 설계에 대해 지원되지 않는 시뮬레이션

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
  • 이더넷
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    IP 코어는 대상 설계에 대한 시뮬레이션을 지원하지 않습니다. Stratix V 장치.

    이 문제는 모든 10GbE MAC 설계에 영향을 미칩니다.

    해결 방법

    해결 방법이 없습니다.

    이 문제는 향후 10Gbps 버전에서 해결됩니다. 이더넷 MAC 메가코어 기능.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.