인텔® Quartus® Prime Pro Edition 소프트웨어 릴리스 버전 17.1에서 이 오류가 발생할 수 있으며, 설계에 트랜시버 관련 핀에 핀 위치 할당이 포함된 인텔® Stratix® 10개의 FPGA 디자인을 컴파일할 때 이 오류가 발생할 수 있습니다.
이 오류를 방지하려면 설계에서 이러한 핀을 트랜시버 인스턴스에 연결하거나 핀 위치 할당을 제거하십시오.
이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.