인텔 Stratix 10개 이상의 E-타일 장치 트랜시버 IP 인스턴스를 두 개 이상 사용할 때 잘못된 경로가 절단되지 않아 보류 시간 위반이 발생할 수 있습니다.
보류 시간 위반에는 두 개의 독립적인 트랜시버 IP 인스턴스에서 클럭된 AIB 레지스터가 포함됩니다. IP는 IP 내의 여러 채널 간에 잘못된 경로를 적용해야 하지만, 여러 트랜시버 IP 간에 거짓 경로 SDC 제약 조건을 적용해야 합니다.
이 문제를 해결하려면 최상위 SDC 파일에 set_false_path 제약 조건을 적용할 수 있습니다.
아래 예에서는 관련없는 트랜시버 IP의 두 노드 사이에 잘못된 경로를 적용하는 방법을 보여줍니다.
경로 무시:
aib_tx_internal_div_reg_col 설정 [get_registers -nowarn nphy_instance_1.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~aib_tx_internal_div.reg]
aib_fabric_transfer_clk_col 설정 [get_registers -nowarn nphy_instance_2.xcvr_client_inst|xcvr_native_s10_etile_0|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct1_hssi_pldadapt_tx~s2_6_0__aibadpt__aib_fabric_tx_transfer_clk.reg]
다음 단계: 거짓 경로 설정
set_false_path -에서 aib_tx_internal_div_reg_col -에서 aib_fabric_transfer_clk_col