문서 ID: 000087360 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-07-09

루트 포트 모드에서 Stratix® 10 PCIe* IP 코어가 래치를 유추하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    루트 포트 모드에서 Stratix® 10 PCIe* IP 코어를 사용하는 경우 분석 및 합성 중에 다음과 같은 유추된 래치 경고가 보고됩니다.

    경고(13228): altera_pcie_s10_rp_reg.sv(368)에서 Verilog HDL 또는 VHDL 경고: 네트 eop_cycles에 대해 래치가 유추됨[3]

    이 문제는 버그로 확인되었습니다.

    해결 방법

    이 문제에 대한 해결 방법은 없습니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 18.1부터 해결됩니다

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.