루트 포트 모드에서 인텔® Stratix® 10 PCIe* IP 코어를 사용할 때 분석 및 합성 중에 다음 추론 래치 경고가 보고됩니다.
경고(13228): verilog HDL 또는 VHDL 경고(altera_pcie_s10_rp_reg.sv(368): 그물 eop_cycles 대해 추론된 래치[3]
이 문제는 버그로 확인되었습니다.
이 문제에 대한 해결 방법이 없습니다.
이 문제는 향후 인텔® Quartus® Prime 소프트웨어 릴리스에서 해결될 예정입니다.