문서 ID: 000087495 콘텐츠 형태: 오류 메시지 마지막 검토일: 2022-04-18

사용자 지정 시스템 PLL 주파수를 사용할 때 PTP 변형으로 10GE-1을 사용하는 F-Tile Ethernet 인텔® FPGA Hard IP 설계 예가 "지원-로직 생성" 단계를 통과하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 v21.2의 문제로 인해 F-Tile 이더넷 인텔® FPGA Hard IP 설계 예는 인텔 Quartus Prime Software에서 "지원 로직 생성" 단계를 통과하지 못합니다.

    다음 오류 메시지는 PTP 지원 변형이 있는 10GE-1과 903.125 MHz와 같은 사용자 지정 시스템 위상 잠금 루프(PLL) 주파수를 사용할 때 발생합니다.

    "오류(21842): 솔버가 해결책을 찾지 못했습니다."

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 v21.2에서 이 문제를 해결하려면 PTP 변형으로 10GE-1을 사용할 때 기본 시스템 PLL 주파수 805.664062 MHz를 선택합니다.

     

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.