문서 ID: 000087519 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-02-23

인텔® Stratix® 10 및 인텔 Agilex 7 FPGA 장치에서 고급 SEU 감지 인텔® FPGA IP 사용할 때 sys_error® 신호가 높은 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Advanced SEU Detection 인텔® Stratix® 10 FPGA IP
  • Advanced SEU Detection 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 20.4 이상에서 문제가 발생하면 인텔® Stratix® 10개 및 인텔 Agilex 7개 FPGA 장치에서 고급 SEU 감지 인텔® FPGA IP 사용할 때 아래와 같이 신호 탭 로직 분석기에서 높은 sys_error 신호가 주장되는 것을® 관찰할 수 있습니다.

     

    sys_error 신호의 예상 응답은 낮아야 합니다.

     

     

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결됩니다.

     

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.