문서 ID: 000087685 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-01-03

PCI Express 재구성 인터페이스용 P-Tile Avalon® 스트리밍 인텔® FPGA IP 구성 공간 레지스터에 액세스하지 않는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

응용 프로그램 로직이 구성 공간 레지스터에 액세스하려면 TLP BYPASS 모드, 하드 IP 재구성 인터페이스를 사용하여 PCI Express용 P-Tile Avalon® 스트리밍 인텔® FPGA IP 사용하십시오.

디버그 툴킷이 활성화되면 하드 IP 재구성 인터페이스를 사용할 수 없습니다.

 

해결 방법

하드 IP 재구성 인터페이스를 사용할 때 디버그 툴킷 옵션이 비활성화되어 있는지 확인하십시오.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
인텔® Stratix® 10 DX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.