문서 ID: 000087743 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-09-29

AXI 버스 인터페이스와의 상호 작용을 시작하는 것이 안전한 시기를 결정하기 위해 인텔® Stratix® 10대역폭 메모리(HBM2) 인터페이스 인텔® FPGA IP 어떤 신호를 사용해야 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 고대역폭 메모리(HBM2) 인터페이스 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 대역폭 메모리(HBM2) 인터페이스 인텔® FPGA IP 사용할 때, 교정 중에 AXI wready 신호가 주장되는 것을 볼 수 있지만 아직 상호 작용하는 것은 안전하지 않습니다. AXI 버스 인터페이스와의 상호 작용을 시작하기 전에 local_cal_success 신호가 주장될 때까지 기다려야 합니다.

    해결 방법

    이 정보는 인텔® Stratix® 10 대역폭 메모리(HBM2) 인터페이스 인텔® FPGA IP 사용자 가이드의 향후 릴리스에 포함됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 NX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.