문서 ID: 000087835 콘텐츠 형태: 호환성 마지막 검토일: 2021-10-07

비 LVPECL 클럭 버퍼 드라이브 E-Tile 참조 클럭 입력이 가능합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

E-타일을 사용하여 참조 클럭 종료는 LVPECL을 지정하지만, 사용된 실제 IO 표준은 사용된 클럭 버퍼에 따라 달라집니다. 예를 들어, 인텔® Stratix® 10TX 신호 무결성(SI) 개발 키트에는 E-Tile 참조 클럭용 두 개의 다른 클럭 버퍼가 있습니다: Silicon Labs Si53311은 LVDS를 사용하고 Si5341은 맞춤형 차등 출력을 사용합니다. 권장 사항은 클럭 버퍼 출력이 인텔® Stratix® 10 장치 데이터시트의 차등 전압 및 일반적인 모드 전압 요구 사항을 충족하도록 하는 것입니다.

표 68에 연결합니다. E-Tile 참조 클럭 LVPECL DC 전기적 특성

해결 방법

인텔® Stratix® 10 장치 데이터시트 및 E-Tile 트랜시버 PHY 사용자 가이드의 지침은 비 LVPECL IO 표준이 사용되는 경우에도 적용됩니다. 전압 요구 사항을 준수하고 QSF 설정을 포함합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Stratix® 10 DX FPGA
인텔® Stratix® 10 MX FPGA
인텔® Stratix® 10 TX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.