문서 ID: 000087931 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-11-28

TX 심플렉스 채널과 RX 심플렉스 채널 간에 다른 PMA 병렬 클럭 주파수가 감지될 때 F-Tile PMA/FEC Direct PHY 인텔® FPGA IP 설계가 TX 심플렉스 및 RX 심플렉스 채널을 동일한 물리적 채널로 병합하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 트랜시버 PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 v21.3의 문제로 인해 TX 심플렉스 채널과 RX 심플렉스 채널 간에 다른 병렬 클럭 주파수가 감지되면 TX 심플렉스 및 RX 심플렉스 채널을 동일한 물리적 트랜시버 채널로 병합할 수 없습니다.
    병렬 클럭 주파수는 다음과 같이 파생됩니다.

    병렬 클럭 주파수 = 데이터 전송률 / PMA 폭

    지원 로직 생성 단계에서 오류가 발생합니다. 이 오류는 PMA 클럭 모드를 사용할 때만 발생합니다. 시스템 위상 잠금 루프(PLL) 클러킹 모드는 이 문제의 영향을 받지 않습니다.

    해결 방법

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.