문서 ID: 000088011 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-02-27

인텔 Agilex® 7 장치가 구성 또는 재구성에 실패한 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 v21.3 이상에서 문제가 발생하여 장치® 구성 중 시스템 PLL 0 또는 시스템 PLL 2에 불안정한 클럭 신호가 적용되는 경우 인텔 Agilex 7 장치가 구성되지 않을 수 있습니다.

     

    해결 방법

    이 문제를 해결하려면 장치 구성이 시작되기 전에 설계에 사용된 F-Tile System PLL 0 및 System PLL 2 참조 클럭 신호가 정확하고 안정적이지 확인하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.