문서 ID: 000088023 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-11-11

인텔® Stratix® 10 1SX040, 1ST040 및 1SG040 장치의 타이밍 모델이 올바른가요?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    아니요, 인텔® Quartus® Prime Pro Edition 소프트웨어 v21.2 이전의 문제로 인해 인텔® Stratix® 10 1SX040, 1ST040 및 1SG040 장치의 타이밍 모델이 올바르지 않습니다. 수직(C2/C3/C4/C16) 라우팅 와이어의 타이밍 모델이 잘못 계산되어 있기 때문입니다. 오류는 경로당 몇 ps에서 50 ps까지 다양하며, 최악의 와이어의 경우 최악의 코너에 150 ps가 있습니다. 이 문제는 인텔® Stratix® 1SX040(GX/SX H-Tile) /1SG040(TX E-Tile) 장치에만 영향을 미칩니다.

    해결 방법

    장치 1ST040xxxx(TX E-Tile)를 사용하는 프로젝트에서 이 문제를 해결하려면 인텔® Quartus® Prime Software 버전에 따라 패치를 다운로드하고 설치하십시오.

    인텔 Quartus Prime Pro Edition 소프트웨어 v20.1용 패치 0.60:

    인텔 Quartus Prime Pro Edition 소프트웨어 v20.2용 패치 0.57:

    인텔 Quartus Prime Pro Edition 소프트웨어 v20.3용 패치 0.74:

    인텔 Quartus Prime Pro Edition 소프트웨어 v20.4용 패치 0.43:

    장치 1ST040xxxx(TX E-Tile) 또는 1SX040xxx(GX/SX H-Tile)를 사용하는 프로젝트에서 이 문제를 해결하려면 인텔® Quartus® Prime Software 버전에 따라 패치를 다운로드하고 설치하십시오.

    인텔 Quartus Prime Pro Edition 소프트웨어 v21.1용 패치 0.50:

    인텔 Quartus Prime Pro Edition 소프트웨어 v21.2용 패치 0.30:

    패치가 설치되면 다음 작업을 수행하십시오.

    1. 실행하기 전에 .sta.rpt를 저장합니다.
    2. 명령줄에서 quartus_sta –force_dat 를 실행합니다.
    3. 네거티브 슬랙이 있는 경우 디자인을 다시 컴파일합니다.

    이 문제는 나열된 장치의 타이밍 모델에만 영향을 줍니다. 다른 인텔® Stratix® 10개 장치는 영향을 받지 않습니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결됩니다.

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.