설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3의 문제로 인해 인텔 Agilex 7개의 장치를 대상으로 하고 7개의 FPGA IP 를 인텔 Agilex® ® 외부 메모리 인터페이스를 포함하는 디자인을 컴파일할 때 이 내부 오류가 나타날 수 있습니다.
이 오류는 위치 할당에 사용되는 인접하지 않은 EMIF 하위 은행으로 인해 장치의 할당된 핀아웃이 유효하지 않은 경우에 발생합니다.
해결 방법
이 오류를 방지하려면 핀 할당을 수정하여 외부 메모리 인터페이스 인텔 Agilex 7 FPGA® IP에 적합한 장치 핀아웃을 만듭니다.
디자인에 적합한 핀 할당을 만들기 위한 외부 메모리 인터페이스 인텔 Agilex® FPGA IP 사용자 가이드: 인텔 AGILEX FPGA EMIF IP 핀 및 리소스 계획 을 참조하십시오.
또한 Agilex EMIF 핀 플래너 도구 및 Agilex EMIF 핀 정보 문서와 같은 문서가 도움이 될 수 있습니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.4부터 해결됩니다.