PCI Express*용 R-Tile Avalon® 스트리밍 인텔® FPGA IP TLP를 전송하지 못하는 이유는 무엇입니까?

인텔® Quartus® Prime Pro Edition 소프트웨어 v21.1의 문제로 인해 PCI Express*용 R-Tile Avalon® 스트리밍 인텔® FPGA IP 재설정되지 않은 TX 인터페이스 로직을 초기화하지 못할 수 있습니다.

그 결과, PCI Express* TX 인터페이스용 R-Tile Avalon® 스트리밍 인텔® FPGA IP 올바르게 초기화되지 않아 트랜잭션 레이어 패킷(TLP)을 전송할 수 없습니다.

이 문제를 해결하려면 다음 과제를 인텔® Quartus® 프라임 소프트웨어 설정 파일(QSF)에 추가하십시오.

set_instance_assignment -name SYNCHRONIZER_IDENTIFICATION 강제 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
set_instance_assignment -name SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 v21.3부터 해결됩니다.