문서 ID: 000088088 콘텐츠 형태: 정오표 마지막 검토일: 2023-05-19

PCI Express*용 R-Tile Avalon® 스트리밍 인텔® FPGA IP TLP를 전송하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 v21.1의 문제로 인해 PCI Express*용 R-Tile Avalon® 스트리밍 인텔® FPGA IP 재설정되지 않은 TX 인터페이스 로직을 초기화하지 못할 수 있습니다.

    그 결과, PCI Express* TX 인터페이스용 R-Tile Avalon® 스트리밍 인텔® FPGA IP 올바르게 초기화되지 않아 트랜잭션 레이어 패킷(TLP)을 전송할 수 없습니다.

    해결 방법

    이 문제를 해결하려면 다음 과제를 인텔® Quartus® 프라임 소프트웨어 설정 파일(QSF)에 추가하십시오.

    set_instance_assignment -name SYNCHRONIZER_IDENTIFICATION 강제 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
    set_instance_assignment -name SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 v21.3부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ 7 FPGA 및 SoC FPGA I-시리즈

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.