문서 ID: 000088135 콘텐츠 형태: 정오표 마지막 검토일: 2023-02-14

이더넷 하드 인텔® FPGA IP 코어용 E-Tile Hard IP의 "o_rx_error" 포트가 전송 시 대형 프레임을 반영하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷 인텔® FPGA IP용 E-tile 하드 IP

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이더넷 하드 인텔® FPGA IP 코어 RX 상태 감지 로직용 100G E-Tile Hard IP의 결함으로 인해 오버사이즈 프레임(IP 설정의 기본 최대 프레임 크기는 1518)을 관찰할 수 있으며, 포트 o_rx_error 상대적 비트가 오버사이즈 프레임 동작을 반영하도록 주장하지 못할 수 있습니다.

     

     

    해결 방법

    향후 IP 릴리스에서 이 문제를 해결할 계획은 없습니다. 통계 레지스터(0x924/0x925)를 사용하여 전송에 오버사이즈 프레임이 있는지 모니터링할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 TX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.