문서 ID: 000088304 콘텐츠 형태: 오류 메시지 마지막 검토일: 2023-03-11

내부 오류: 하위 시스템: AMM, 파일: /quartus/db/amm/amm_atom_mod_util_impl.cpp, 라인: 4631

환경

  • 인텔® Quartus® Prime Pro Edition
  • LVDS SERDES 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3의 문제로 인해 인텔 Agilex 장치를 대상으로 하고 LVDS SERDES 인텔 FPGA IP® 코어를 포함하는 디자인을 컴파일할 때 이 내부 오류가 나타날 수 있습니다. 한 I/O 뱅크에 여러 개의 LVDS SERDES 인텔 FPGA IP 코어와 CPA(클럭 위상 정렬) 블록에 연결된 다른 리셋 신호가 있는 경우에 오류가 발생합니다.

    해결 방법

    이 문제를 해결하려면 동일한 I/O 은행 내의 모든 CPA 블록에 대해 하나의 재설정 신호를 사용하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.