설명
인텔® Quartus® Prime Pro Edition 사용자 가이드: 부분 재구성은 "두 PR 영역 간에 행 클럭을 공유할 수 없습니다"라고 말하지만 인텔® Quartus® Prime Pro Edition 소프트웨어 버전에서 행 클럭 영역 경계를 보는 방법을 명확하게 명시하지는 않습니다.
해결 방법
인텔® Arria® 10개 장치 및 인텔® Cyclone® 10GX 장치의 경우 다음 단계를 따르십시오.
- 클릭 도구 > 칩 플래너.
- 칩 플래너에서 레이어 탭을 클릭하고 기본 레이어를 선택합니다.
- 척추 클럭 영역 확인; 척추 클럭 영역 경계가 표시됩니다.
- 행 클럭 영역은 반 척추 클럭 너비(점선으로 나뉘어)와 한 개의 LAB 행 높이입니다.
인텔® Stratix® 10대 장치 및 인텔 Agilex® 장치의 경우 다음 단계를 따르십시오.
- 도구 > 칩 플래너를 클릭합니다.
- 칩 플래너에서 레이어 탭을 클릭하고 기본 레이어를 선택합니다.
- 확인 클럭 섹터 지역; 클럭 섹터 영역 경계가 표시됩니다.
- 행 클럭 영역은 반시계 섹터 전체(점선으로 나누기)와 한 개의 LAB 행 높이입니다.