문서 ID: 000088458 콘텐츠 형태: 정오표 마지막 검토일: 2025-09-23

HDMI 2.0 IP와 HDMI 2.1 IP를 모두 포함하는 Quartus® Prime 소프트웨어 설계에서 Quartus® Prime 소프트웨어 합성 오류가 발생하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 v19.4에서 시작하는 문제로 인해 HDMI 2.0 IP와 HDMI 2.1 IP가 모두 동일한 Quartus Prime 소프트웨어 프로젝트에서 인스턴스화되는 경우 Quartus® Prime 소프트웨어 합성 오류가 발생할 수 있습니다.

  • 참고: 지원 FRL = 2.1을 설정하면 HDMI 1이 활성화되고 지원 FRL = 2.0을 설정하면 HDMI 0이 활성화됩니다.

이 문제는 HDMI 2.0 IP와 HDMI 2.1 IP가 기본적으로 동일한 IP 라이브러리 파일 이름으로 생성되기 때문에 발생합니다.

해결 방법

이 문제를 해결하려면 HDMI 2.0 IP <design>.qip 또는 HDMI 2.1 IP <design>.qip 파일을 편집하여 각 HDMI IP 코어가 고유한 IP 라이브러리 파일 이름을 사용하여 컴파일되도록 합니다.

다음 지침을 따르십시오.

1. HDMI 2.0 IP 또는 HDMI 2.1 IP QIP 파일 편집

  • QIP 파일의 위치는 <Quartus_roject>/<hdmi_ip>/hdmi_ip.qip에 있습니다.

2. " -library "altera_hdmi_XXXX" "를 검색하고 모두 " -library "altera_hdmi_XXXX_YY" "로 바꿉니다.

  • 예를 들어 -library "altera_hdmi_1961"를 검색하고 -library "altera_hdmi_1961_20"로 바꿉니다

3. 수정된 QIP 파일을 저장하고 평소와 같이 Quartus® Prime 소프트웨어 프로젝트 컴파일을 진행합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.