문서 ID: 000088616 콘텐츠 형태: 제품 코드 및 예비 부품 마지막 검토일: 2023-12-01

오류(13452): pll_hdmi_reconfig.v(35)에서 Verilog HDL 모듈 인스턴스화 오류: 모듈 "altera_pll_reconfig_top"에 "WAIT_FOR_LOCK"라는 매개 변수가 없습니다.

환경

    인텔® Quartus® Prime Pro Edition
    HDMI*
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3 이하의 문제로 인해 HDMI 인텔® Arria® 10 FPGA IP 설계 예시와 DisplayPort 인텔® Arria® 10 FPGA IP 설계 예시를 단일 프로젝트로 병합할 때 아래 오류가 표시됩니다.

오류(13452): pll_hdmi_reconfig.v(35)에서 Verilog HDL 모듈 인스턴스화 오류: 모듈 "altera_pll_reconfig_top"에 "WAIT_FOR_LOCK"라는 매개 변수가 없습니다.

해결 방법

현재 버전의 인텔® Quartus® Prime 디자인 소프트웨어에서 이 문제를 해결하려면 pll_hdmi_reconfig.qip 파일에서 라이브러리 옵션을 'altera_pll_reconfig_XXX'에서 'pll_hdmi_reconfig'로 바꾸십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Cyclone® 10 FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.