문서 ID: 000088629 콘텐츠 형태: 문제 해결 마지막 검토일: 2024-11-23

DSP Builder for FPGAs의 "demo_cfr"의 시뮬레이션 결과가 올바르지 않은 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    DSP Builder for 인텔® FPGAs Pro Edition
    인텔® FPGA IPT-DSPBUILDER용 DSP 빌더
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 v20.4의 DSP Builder for FPGAs 문제로 인해 .mdl simulink 파일은 하나의 특정 장치/speedgrade/클럭 대상 조합에 대해서만 작동합니다. 시뮬레이션 결과는 다른 조합과 잘못될 수 있습니다.

해결 방법

이 문제를 해결하려면 demo_cfr 의 이전 .mdl simulink 파일을 새 demo_cfr.mdl 파일로 바꿉니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

인텔® Agilex™ FPGAs 및 SoC FPGAs
인텔® Arria®
인텔® Cyclone®
인텔® MAX® 10 FPGA
MAX® V CPLD
인텔® Stratix®

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.