문서 ID: 000088803 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2023-03-28

인텔 Agilex 7 F-Tile FPGA PHY IP를 시뮬레이션할 때 F-Tile 참조 및 시스템 PLL 클럭의 out_refclk_fgt 및 out_system_pll_clk® 포트가 전환되지 인텔® FPGA IP 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    f-Tile 참조 및 시스템 PLL 클럭의 out_refclk_fg t 및 out_system_pll_clk 포트 인텔® FPGA IP 시뮬레이션 파형에서 전환되지 않습니다. 그러나 인텔 Agilex® 7 F-Tile FPGA PHY IP는 여전히 시뮬레이션에서 작동합니다.

    해결 방법

    현재 이 문제를 해결할 계획은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.