설명
f-Tile 참조 및 시스템 PLL 클럭의 out_refclk_fg t 및 out_system_pll_clk 포트 인텔® FPGA IP 시뮬레이션 파형에서 전환되지 않습니다. 그러나 인텔 Agilex® 7 F-Tile FPGA PHY IP는 여전히 시뮬레이션에서 작동합니다.
해결 방법
현재 이 문제를 해결할 계획은 없습니다.