문서 ID: 000088809 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-06-18

인텔 Agilex 7 및 인텔 Agilex 9 FPGA 입력 경로 설계에 대한 병렬 인터페이스 인텔 FPGA IP® PHY Lite에 간헐적인 비트 오류가 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.4의 문제로 인해 인텔 Agilex 7® 및 인텔 Agilex 9 FPGA 인텔 FPGA IP 병렬 인터페이스용 PHY Lite를 사용할 때 주변기기 대 코어(P2C) 경로에서® 기능 장애 또는 비트 오류가 발생할 수 있습니다. P2C 전송 경로의 타이밍이 분석되지 않았기 때문입니다.

    이 문제는 인텔 Agilex 7 및 인텔 Agilex 9 FPGA 대한 병렬 인터페이스 인텔 FPGA IP 대한 PHY Lite 내의 P2C 전송에만 영향을 미칩니다.

    해결 방법

    이 문제에 대한 해결 방법은 없지만 패치가 출시될 예정입니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.