인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3의 문제로 인해 인텔® Stratix® 10 장치를 대상으로 하는 디자인을 컴파일할 때 이 내부 오류가 나타날 수 있습니다. 이 오류는 전원이 공급되는 동안 디버그 로직을 알려진 상태로 재설정할 수 있는 LSM 원자가 더 이상 없을 때 발생합니다.
이 문제를 해결하려면 인텔® Quartus® Prime Pro IP 카탈로그의 로직 IP 디버그에 인텔® 구성 재설정 릴리스 엔드포인트를 디자인에 추가하십시오. 즉, IP를 만들고 프로젝트에 추가하고 설계에 인스턴스화 해야 합니다. 이 IP는 ip 카탈로그에서 라이브러리 > 기본 기능 > 시뮬레이션으로 탐색하여 인텔® Quartus® Prime Pro에서 찾을 수 있습니다. 디버그 및 검증 > 디버그 및 성능. 이 IP의 conf_reset 입력을 구성 후 재설정 신호에 연결하여 장치의 디버그 로직이 안정적인 초기 상태에서 작동하도록 합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1부터 해결됩니다.