문서 ID: 000088867 콘텐츠 형태: 정오표 마지막 검토일: 2024-11-23

PTP가 활성화된 F-Tile 이더넷 FPGA 하드 IP와 FHT PMA 유형이 하드웨어에서 o_rx_pcs_ready 어설션하지 못하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro Edition 소프트웨어 v21.4의 문제로 인해 FHT PMA 유형의 F-Tile 이더넷 FPGA 하드 IP가 하드웨어에서 o_clk_rec_div (RX 복구 클럭)을 출력하지 못합니다.

고급 타임스탬프 정확도 모드에는 o_clk_rec_div 클럭이 필요하므로 IP는 링크를 설정할 수 없으며 o_rx_pcs_ready 어설션되지 않습니다.

해결 방법

Quartus® Prime Pro Edition 소프트웨어 v21.4에서 이 문제를 해결하려면 o_clk_rec_div 클럭이 필요하지 않은 기본 타임스탬프 정확도 모드를 선택합니다

추가 정보

이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 22.1부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.