설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3 및 21.4의 문제로 인해, 인텔 Agilex 7 장치를 사용하는 F-Tile JESD204C 인텔® FPGA IP® 포함하는 디자인은 인텔® Quartus® Prime Pro Edition 소프트웨어 "지원 로직 생성" 단계를 통과하지 못합니다.
이 오류는 선택한 데이터 속도가 64로 나눌 수 없을 때 발생합니다.
해결 방법
이 문제를 해결하려면 64로 나눌 수 있는 JESD204C IP에서 데이터 속도를 선택합니다.
실용적이지 않은 경우 다음 방정식을 사용하여 시스템 PLL 출력 주파수를 선택해야 합니다.
시스템 PLL 출력 주파수 =(데이터 속도/32) * 2
결과 시스템 PLL 출력 주파수는 시스템 PLL 사양당 1GHz 미만이어야 합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.