문서 ID: 000089030 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-06-05

인텔® Stratix® 10® 및 인텔 Agilex FPGA 장치에서 부분 재구성(PR) 비트스트림 파일 크기를 어떻게 줄일 수 있습니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10 및 인텔 Agilex FPGA® 장치의 PR 비트스트림 파일 크기는 PR 영역이 적용되는 클럭 섹터 수에 따라 달라집니다. PR 영역이 적용되는 클럭 섹터가 많을수록 비트스트림 파일 크기가 커지게 됩니다. 이에 따라 PR 프로그래밍 시간이 늘어나게 됩니다.

    해결 방법

    PR 비트스트림 파일 크기를 줄이려면 아래 두 가지 팁을 따르십시오.

    1. PR 지역에 필요한 클럭 섹터 수만을 대상으로 합니다.
    2. 라우팅 지역을 클럭 섹터에 정렬할 때 라우팅 영역이 클럭 섹터 경계 가장자리에서 하나의 LAB 행/열 인셋인지 확인하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA
    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.