문서 ID: 000089154 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2023-01-07

P-Tile Debug Toolkit 탭에 표시되는 레인당 정보는 어떤 것과 일치합니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

P-Tile Debug Toolkit의 각 탭 아래에 레인당 정보를 볼 수 있습니다.

  • 안에 구성 공간 탭, 각 포트에 대한 논리적 레인 정보가 있습니다. config-tab.jpeg

     

  • Channels 매개변수 탭에는 각 포트에 대한 물리적 레인 정보가 있습니다.

  • 안에 눈 뷰어 제어 탭, 각 포트에 대한 물리적 레인 정보가 있습니다.

     

해결 방법

이 정보는 v21.4 이후부터 PCI Express 사용자 가이드용 P-Tile Avalon® 스트리밍 인텔® FPGA IP 추가됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Stratix® 10 DX FPGA
인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.