설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.4 이전의 문제로 인해 인텔 Agilex FPGA® I/O 위상 잠금 루프(PLL)가 재구성 후 하드웨어에서 하위 작업으로 실패하거나 수행될 수 있습니다.
이 문제는 재구성할 때 발생할 수 있습니다. MIF는 플랫폼 디자이너를 사용하여 생성됩니다. 대역폭 제어, 충전 펌프 및 리플캡 설정은 인텔 Agilex 7개 장치가 아닌® 10개 인텔® Stratix® 구성됩니다.
이 문제는 I/O 뱅크와 패브릭 공급 PLL 모두에 영향을 미치지만 다른 장치 제품군에는 영향을 미치지 않습니다.
해결 방법
이 문제를 해결하려면 인텔 Agilex® 클럭킹 및 PLL 사용자 가이드 에 따라 대역폭 제어, 충전 펌프 및 리페캡 설정을 수동으로 설정합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.