문서 ID: 000089475 콘텐츠 형태: 정오표 마지막 검토일: 2022-02-01

Interlaken(2세대) 인텔® FPGA IP 평가 모드 프로그래밍 파일을 생성하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Interlaken (2세대) 인텔® FPGA IP

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1의 문제로 인해 Interlaken(2세대) 인텔® FPGA IP 시간 제한 프로그래밍 파일(.sof) 세대에 대한 인텔® FPGA IP Evaluation Mode 지원하지 않습니다.

    해결 방법

    이 문제를 해결하려면 아래 단계를 따르십시오.

    1. uflex_ilk_tx_ext.ocp 및 uflex_ilk_rx_regroup_n.ocp 파일 사본 다운로드
    2. /altera_uflex_ilk_/synth/uflex_ilk_mac 아래에 uflex_ilk_tx_ext.ocp 사본을 놓습니다.
    3. /altera_uflex_ilk_/synth/uflex_ilk_regroup 아래에 uflex_ilk_rx_regroup_n.ocp 사본을 놓습니다.
    4. 아래 줄은 IP 변형 /.qip의 인텔® Quartus® Prime IP 파일에 추가합니다.
    5. 설계 재컴퓨션
    set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [파일 조인 $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_mac/uflex_ilk_tx_ext.ocp"]
    set_global_assignment -library "altera_uflex_ilk_" -name SOURCE_FILE [파일 조인 $::quartus(qip_path) "altera_uflex_ilk_/synth/uflex_ilk_regroup/uflex_ilk_rx_regroup_n.ocp"]

    * ip 생성 후 IP 변형에 할당된 4자리 숫자로 교체해야 합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 21.2부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.