설명
인텔® Stratix® 10개 또는 인텔 Agilex 7 FPGA® 장치와 함께 "HPS 첫 번째 구성 모드"를 사용하고 SDM 사서함 명령 "CONFIG_STATUS"을 실행할 때, 3비트 1은 외부 INIT_DONE 신호가 높아진 후에도 FPGA 사용자 모드에 성공적으로 진입했음을 나타내는 INIT_DONE 상태 레지스터가 낮다는 것을 잘못 보고합니다. 이 문제는 JTAG, ASx4, AVST 구성 모드 또는 "FPGA 첫 번째 구성 모드"를 사용할 때 발생하지 않습니다.
INIT_DONE 정확한 상태는 다음과 같은 다양한 방법으로 확인할 수 있습니다.
- 사용 가능한 경우 보드의 INIT_DONE LED 상태를 확인하십시오.
- Stratix 10 SDM 디버그 도구를 사용하여 CONFIG_STATUS 읽고 10 FPGAs 인텔® Stratix®만 적용됩니다(JTAG 인터페이스를 사용하고 있기 때문에)
- AN 936: JTAG 인터페이스를 통한 SDM 명령 실행 지침을 사용하여 sdm_config_status 명령을 읽어 보십시오.
해결 방법
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.