문서 ID: 000089766 콘텐츠 형태: 문제 해결 마지막 검토일: 2022-04-06

AXI 읽기 데이터 채널에서 인텔® Stratix® 10MX FPGA 높은 대역폭 메모리(HBM2) IP 시뮬레이션에 응답이 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 고대역폭 메모리(HBM2) 인터페이스 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    HBM2 AXI 인터페이스의 신호가 HBM2 시뮬레이션의 읽기 명령 전후에 알 수 없는 상태로 설정되면 HBM2 AXI 읽기 데이터 채널에 응답이 없음을 알 수 있습니다.

    해결 방법

    실제 하드웨어 동작에 언약 상태가 없으므로 AXI 인터페이스의 신호가 0 또는 1로 캡처되므로 시뮬레이션에서 알 수 없는 상태가 예상되지 않습니다.

    이를 해결하기 위해 시뮬레이션에서 HBM2 AXI 인터페이스의 기호를 알 수 없는 상태로 설정하는 대신 임의의 값으로 설정할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 MX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.