문서 ID: 000089840 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-02-15

DisplayPort 인텔® FPGA IP UHBR10(울트라 하이비트 레이트 10) 설계 예제가 실패하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

DisplayPort 인텔® FPGA IP UHBR10(Ultra High Bit Rate 10) 설계 예를 생성할 때 TX/RX 최대 링크 속도가 10Gbps로 설정될 때 다음 오류 메시지가 관찰될 수 있습니다.

오류: dp_0: "생성된 파일 유형"의 "시뮬레이션" 또는 "합성" 확인란이 선택되어 설계 예제 파일 생성을 허용하지 않습니다.

 

해결 방법

DisplayPort 인텔® FPGA IP UHBR10 설계 예를 성공적으로 생성하려면 비디오 입력 활성화 이미지 포트 매개변수를 켭니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.