문서 ID: 000089901 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-06-05

오류(억제 가능): .. /.. /ip/ed_sim/ed_sim_tester_0/sim/ed_sim_tester_0.vhd(93): (vopt-1130) 엔티티 "phylite_tester"의 포트 "channel_strobe_out_in"가 인스턴스화되는 구성 요소에 없습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • Questa*-인텔® FPGA에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해 Questa*-인텔® FPGA 에디션 소프트웨어 버전 2022.1에서 위의 컴파일 오류가 나타날 수 있으며, 병렬 인터페이스® 인텔 Agilex FPGA IP용 PHY Lite의 VHDL 기반 설계 예시 시뮬레이션을 실행합니다. 이는 PRBS 생성기 및 체크가 포함된 PHYLITE IP 테스터가 설계 예에 포함되어 있어 병렬 인터페이스 인텔 Agilex FPGA IP용 PHY Lite에서 더 이상 사용되지 않는 포트 "channel_strobe_out_in®"을 사용하기 때문입니다.

    해결 방법

    이 문제를 해결하려면 msim_setup.tcl에서 127호선을 다음과 같이 교체하여 오류를 억제하십시오.

    세트 USER_DEFINED_ELAB_OPTIONS "억제 1130, 14408, 16154"

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 v22.2부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ 7 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.