설명
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해 Questa*-인텔® FPGA 에디션 소프트웨어 버전 2022.1에서 위의 컴파일 오류가 나타날 수 있으며, 병렬 인터페이스® 인텔 Agilex FPGA IP용 PHY Lite의 VHDL 기반 설계 예시 시뮬레이션을 실행합니다. 이는 PRBS 생성기 및 체크가 포함된 PHYLITE IP 테스터가 설계 예에 포함되어 있어 병렬 인터페이스 인텔 Agilex FPGA IP용 PHY Lite에서 더 이상 사용되지 않는 포트 "channel_strobe_out_in®"을 사용하기 때문입니다.
해결 방법
이 문제를 해결하려면 msim_setup.tcl에서 127호선을 다음과 같이 교체하여 오류를 억제하십시오.
세트 USER_DEFINED_ELAB_OPTIONS "억제 1130, 14408, 16154"
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 v22.2부터 해결됩니다.