문서 ID: 000089968 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-10-19

인텔® Stratix® 10 FPGA LVDS SERDES IP에서 "RX SOFT-CDR" 모드를 선택할 때 "rx_dpa_hold" 핀이 표시되는 이유는 무엇입니까?

환경

  • Intel® Quartus® Prime Pro Edition
  • LVDS SERDES Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3 이상의 문제로 인해 RX SOFT-CDR 모드를 선택한 경우 rx_dpa_hold 핀이 있는 인텔® Stratix® 10 FPGA LVDS SERDES IP를 사용하여 디자인을 생성하고 컴파일할 수 있습니다.

    해결 방법

    rx_dpa_hold 핀을 무시하고 연결되지 않은 상태로 둘 수 있습니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Intel® Stratix® 10 FPGAs and SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.