문서 ID: 000090176 콘텐츠 형태: 정오표 마지막 검토일: 2022-04-05

오류:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): 모듈 'rtile_s20_v0'이 정의되어 있지 않습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • Questa*-인텔® FPGA에디션
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1 이전의 문제로 인해 Questasim* 인텔® FPGA 에디션을 사용하여 PCI Express*용 R-Tile Avalon® 스트리밍 인텔® FPGA IP 즉각적으로 만드는 디자인을 시뮬레이션할 때 아래 오류가 표시됩니다.

    오류:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): 모듈 'rtile_s20_v0'이 정의되어 있지 않습니다.

    해결 방법

    이 문제를 해결하려면 Siemens* Questa* Advanced 시뮬레이터 전체 버전을 사용하십시오. 이 문제는 인텔® Quartus® Prime Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ I-시리즈 FPGAs 및 SoC FPGAs

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.