문서 ID: 000090380 콘텐츠 형태: 정오표 마지막 검토일: 2023-01-09

오류: EFileKind에 허용되지 않는 SDC_ENTITY {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, DAT, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, 기타]}

환경

  • 인텔® Quartus® Prime Standard Edition
  • 오류 메시지 등록 언로더 인텔® FPGAIP
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어 버전 21.1의 문제로 인해, 인텔® Stratix® V, 인텔® Arria® V 또는 인텔® Cyclone® V 장치를 사용할 때 오류 메시지 레지스터 언로더 인텔® FPGA IP 코어에 대해 'HDL 생성'을 실행하는 동안 위의 오류 메시지가 나타날 수 있습니다. 전체 오류 메시지는 아래와 같습니다.

    오류: EFileKind에 허용되지 않는 SDC_ENTITY {[VERILOG, VERILOG_ENCRYPT, SYSTEM_VERILOG, SYSTEM_VERILOG_ENCRYPT, VERILOG_INCLUDE, SYSTEM_VERILOG_INCLUDE, VHDL, VHDL_ENCRYPT, SDC, MIF, HEX, DAT, QXP, HPS_ISW, PLI_LIBRARY, VPI_LIBRARY, FLI_LIBRARY, 기타]}
    실행하는 동안
    "add_fileset_file $sdc_파일 SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION}"
    (절차 "generate_verilog_fileset" 라인 24)
    내부에서 호출됨
    "generate_verilog_fileset $name $ifdef_params_list"
    (절차 "generate_synth" 라인 9)
    내부에서 호출됨
    "generate_synth altera_emr_unloader"

    해결 방법

    인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 21.1에 대한 이 문제를 해결하기 위한 패치가 제공됩니다.

    아래의 해당 링크에서 인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 21.1용 패치 0.08std다운로드하고 설치하십시오.

    .run 파일을 다운로드하려면 위 링크를 마우스 오른쪽 버튼으로 클릭하고 "링크 저장"을 선택합니다.

    인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 21.1 패치:

    이 문제는 인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 22.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Cyclone® V FPGA 및 SoC FPGA
    Arria® V FPGA 및 SoC FPGA
    Stratix® V FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.