인텔® Quartus® Prime Pro Edition 소프트웨어 프로그래머 버전 22.1의 문제로 인해 인텔 Agilex 7 장치에서 SDI II 인텔® FPGA IP 멀티 레이트 또는 트리플 레이트 디자인을 사용할 때 수신기 측에 SDI II 비디오 출력이® 표시되지 않습니다. 이는 F-Tile PHY 트랜시버의 동적 재구성을 수행한 후 rx_ready 신호가 주장되지 않기 때문입니다. 이 문제는 동적 재구성을 지원하는 모든 SDI II 인텔® FPGA IP 설계 예에 영향을 미칩니다.
이 문제를 해결하려면 인텔® Quartus® Prime Pro Edition 소프트웨어 프로그래머 버전 21.4(독립형 소프트웨어)를 사용하여 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1에서 생성된 .sof 파일을 다운로드하십시오.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.