문서 ID: 000090535 콘텐츠 형태: 정오표 마지막 검토일: 2022-04-29

교정이 일관되게 전달되면 10인텔® Stratix® 10 FPGA QDRII+ IP로 읽기 데이터 손상이 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Stratix® 10개 FPGA QDRII+ 지적 재산권(IP)을 통한 교정 시도 간에 보정된 DQS-en 설정에 큰 차이가 있을 때 읽기 데이터 손상이 관찰될 수 있습니다.

    해결 방법


    이 문제를 해결하기 위해 인텔® Quartus® Prime Software v21.2 릴리스용 패치를 다운로드할 수 있습니다. 다른 인텔 Quartus Prime Software 릴리스 패치는 인텔 지원팀에 문의하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.