문서 ID: 000090599 콘텐츠 형태: 문제 해결 마지막 검토일: 2023-01-11

시작 프로필이 재구성 그룹 내에서 FGT PMA의 하위 집합을 사용할 때 F-Tile 이더넷 멀티레이트 인텔® FPGA IP 동적 재구성 시뮬레이션 중에 o_rx_pcs_ready 신호가 어설션되지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인터페이스
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 22.1의 문제로 인해, 시작 프로필이 재구성 그룹 내에서 FGT PMA의 하위 집합을 사용할 때 F-Tile Ethernet Multirate 인텔® FPGA IP 동적 재구성 설계 예제 시뮬레이션 중에 o_rx_pcs_ready 주장하지 못합니다.

    예를 들어, F-Tile Ethernet Multirate 인텔® FPGA IP 100GE-4 재구성 그룹과 함께 사용하고 100GE-2 프로필을 시작 프로필로 사용하는 경우(시작 프로필은 재구성 그룹의 FGT 트랜시버 4개 중 2개 사용).

    해결 방법

    시뮬레이션에서 이 문제를 해결하려면 시작 프로필이 설계의 모든 동적 재구성 프로필에 FGT 트랜시버 슈퍼셋을 사용하는지 확인하십시오.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ 7 FPGA 및 SoC FPGA I-시리즈

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.